第7期 2020/06/30
聊聊英特爾10納米節(jié)點：過去、現(xiàn)在與未來
如果我們身為英特爾這樣的全球最大微處理器供應(yīng)商兼一線半導(dǎo)體制造商，大家往往會設(shè)定下雄心勃勃的發(fā)展目標(biāo)，借此保持市場優(yōu)勢并一路在競爭中取得領(lǐng)先。英特爾公司當(dāng)然也是這樣，巨頭的姿態(tài)讓他們長期堅持10納米制程工藝，也不得不因此而推遲上線芯片的批量化生產(chǎn)能力、調(diào)整發(fā)展路線圖、甚至被迫重新考量一部分企業(yè)戰(zhàn)略因素。雖然目前英特爾已經(jīng)在10納米領(lǐng)域取得進步，但臺積電與三星已經(jīng)將制程工藝進一步縮小至7納米、6納米乃至5納米——如今的芯片巨頭，手里還有王牌可打嗎？
激進的目標(biāo)
當(dāng)一家企業(yè)著手設(shè)計新的制程技術(shù)時，往往需要在性能、功率與面積（共稱PPA）方面設(shè)定明確目標(biāo)。半導(dǎo)體外包代工商有時候需要犧牲其中一個方面，借此換取另一個方面的順利實現(xiàn)——這主要是因為半導(dǎo)體行業(yè)往往需要每年推出一種新的制程工藝，因此只能采取高度迭代化的設(shè)計方法，引導(dǎo)客戶更積極地每年更換SoC產(chǎn)品。這樣的工藝升級路徑分為多個節(jié)點，節(jié)點又分長節(jié)點與短節(jié)點。二者的區(qū)別在于，短節(jié)點生命周期更短，往往幾年后即遭淘汰�？偠灾�，英特爾以往主要選擇Tick-Tock（一年升級制程、一年升級架構(gòu)）的間隔式發(fā)展思路，逐步提升制程工藝中的PPA三大支柱。在10納米節(jié)點（也被稱為英特爾1274）方面，芯片巨頭希望能夠?qū)⒕w管密度提升至14納米節(jié)點的最多2.7倍（在使用6.2T高密度庫的情況下）、同時將性能提升25%，或者在同主頻情況下將功耗降低至14納米節(jié)點的50%左右。
英特爾所公布的10納米制程特性當(dāng)中，有相當(dāng)一部分與臺積電公司的第一代7納米制程工藝（N7）非常相似。但當(dāng)初英特爾打算于2016年開始大批量生產(chǎn)其10納米產(chǎn)品，這一時間點比臺積電的N7量產(chǎn)要早上兩年。單在計劃方面，英特爾再一次在市場競爭、特別是高性能計算（HPC）領(lǐng)域的市場競爭中大幅領(lǐng)先于對手。
英特爾將這一雄心勃勃的晶體管密度提升目標(biāo)命名為“Hyper Scale”，即超規(guī)模，但之后又抱怨這項目標(biāo)導(dǎo)致產(chǎn)能下降且產(chǎn)品成本較14納米制程大幅提升。與此同時，英特爾方面還需要為這項10納米制程工藝設(shè)計出更大的尺寸縮小空間，從而在維持摩爾定律的同時（周期可以適當(dāng)放緩）控制裸片尺寸并降低成本（即每美元生產(chǎn)更多產(chǎn)品單元）。隨著每一代制程工藝的發(fā)展，每平方毫米的芯片制造成本一直趨于增長，因此在PC等大規(guī)模市場，必須保證各個節(jié)點要么成本更低、要么至少得維持成本穩(wěn)定。
總體而言，英特爾的10納米節(jié)點就是一項使用FinFET晶體管并以13層金屬化堆棧為基礎(chǔ)的制程技術(shù)。要想他們提出的“超規(guī)模”目標(biāo)，關(guān)鍵在于實現(xiàn)有源柵極（COAG）接觸，其中前2層使用鈷互連（填充）以將區(qū)域內(nèi)的電阻降低50%（相較于鎢材料），并將電子漂移降低至五分之一到十分之一的水平，借此縮小互連結(jié)構(gòu)大小、在線前端（FEOL）用Fin建立自對準(zhǔn)四重圖案（SAQP）并用柵極建立自對準(zhǔn)雙重圖案（SADP），而在前后端（BEOL）中則通過SAQP建立選擇性金屬層。這還不是全部，英特爾還需要引入“單擬柵極”等多種其他技術(shù)。
目前，所有領(lǐng)先制程工藝在本質(zhì)上都高度依賴于多圖案化技術(shù)。因此，在10納米場景下，英特爾必須使用四重、五重甚至六重圖案進行圖案選擇。在最復(fù)雜的情況下，英特爾需要對10納米晶圓進行6輪光刻才能“繪制”完成一種圖案。多圖案不僅延長了生產(chǎn)周期，往往也會降低良品率，并導(dǎo)致成本大幅增（降低毛利與純利潤）。現(xiàn)在回頭來看，只有極紫外線光刻（EUV）技術(shù)才能達成超規(guī)模目標(biāo)中提出的多重圖案設(shè)計思路，但2016年的時候這種光刻方法還遠未成熟，因此英特爾的計劃也只能不斷延后。
另外，除了英特爾之外，再沒有其他半導(dǎo)體制造商會在7納米或者10納米技術(shù)方案中使用SAQP來建立BEOL。因此，一部分行業(yè)觀察人士認為SAQP才是引發(fā)良品率下降的元兇。出于種種原因，我們似乎不可避免地要在10納米及以下節(jié)點中使用鈷或釕材料，但英特爾在最初進行10納米節(jié)點研發(fā)時并沒有太多考慮鈷材料這個選項，所以也有人認為貿(mào)然引入鈷材料是影響良品率的原因。后種理由似乎更為可信，因為在使用鈷材料后，英特爾必須引入新的電子束檢查工具，而這確實給芯片制造帶來了意外變數(shù)。
Applied Materials公司技術(shù)項目主管Nicolas Breil在兩年前的IEDM演講中提到，“物理尺寸的縮小反過來對于金屬化工藝提出了更高的要求，一旦發(fā)生間隙填充不完全或者空隙化問題，批量生產(chǎn)就將遭遇阻礙。由于鈷材料中的空隙通常小于鈷導(dǎo)線的線寬，因此制造商必須能夠檢測到低至5納米級別的微小空隙。而對于一切小于10納米的空隙，至少要使用小于3納米的光斑才能完成檢查。”
與傳統(tǒng)光學(xué)檢查工具相比，單電子束檢查工具的處理速度較慢（后來雖然出現(xiàn)了多電子束檢查工具，但速度提升仍然有限），而且其分辨率也不足以檢查這批即將發(fā)布的新型處理器。因此，直到現(xiàn)在電子束工具也主要被用于制程鑒定與校準(zhǔn)，仍未全面用于空隙檢查。
英特爾一直是家頗具進取心的企業(yè)，之前也曾多次大刀闊斧推進領(lǐng)先于全行業(yè)的新型技術(shù)。但在10納米工藝這道關(guān)聯(lián)面前，英特爾第一次讓創(chuàng)新比例全面超越傳統(tǒng)繼承，也因此面對著巨大的投入風(fēng)險。
Insight 64公司研究員Nathan Brookwood表示，“現(xiàn)在回想起來，當(dāng)時我接觸過的英特爾員工都有點過度激進。”
計劃調(diào)整與策略變更
2015年7月，英特爾公司首次承認其10納米技術(shù)出現(xiàn)了問題，并表示多圖案化設(shè)計思路導(dǎo)致缺陷密度提升、良品率下降。不過芯片巨頭當(dāng)時還承諾，將在2017年下半年開始將首批10納米產(chǎn)品投入量產(chǎn)，代號為Cannon Lake——這比初步計劃晚了大約一年。2018年初，英特爾方面表示其已經(jīng)開始銷售Cannon Lake CPU，并將在同年晚些時候進一步增加產(chǎn)能。但到2018年4月，該公司承認由于產(chǎn)量過低，首款10納米CPU的全面量產(chǎn)將被迫推遲到2019年。后來的情況大家應(yīng)該都知道了，第二代英特爾10納米制程工藝（與10nm+不同）于2019年實現(xiàn)投產(chǎn)，且較最初的10納米制程工藝有了一系列顯著改進。
很明顯，英特爾早在2015年——也就是發(fā)布相關(guān)公告之前——就已經(jīng)非常清楚10納米制程工藝的問題。在意識到風(fēng)險之后，該公司需要保證自己生產(chǎn)的CPU能夠同時滿足成本、性能與上市時間等要求。如果不行，那么上市時間肯定是首選妥協(xié)目標(biāo)，哪怕導(dǎo)致英特爾在接下來的幾年中一直無法使用其最新、最先進的制程工藝。為此，英特爾公司于2016年初宣布將引入新的制程工藝與微架構(gòu)發(fā)展策略，轉(zhuǎn)而使用“制程架構(gòu)優(yōu)化（PAO）”模式，借此全面取代已經(jīng)推進了10年的傳統(tǒng)Tick-Tock模式。在新的模式下，微架構(gòu)設(shè)計成果的使用周期更長，英特爾則在此期間不斷對制程工藝及產(chǎn)品設(shè)計做出改進。
Brookwood指出，“Tick-Tock模式主要是一種風(fēng)險緩解策略。這項原則要求通過已知的微架構(gòu)調(diào)試新制程，再以經(jīng)過實踐驗證的制程為基礎(chǔ)建立新的微架構(gòu)。這就使英特爾能夠以穩(wěn)定可期的每年一次方式，推出經(jīng)過升級的改進版產(chǎn)品。”
一位前英特爾員工表示，“我認為Tick-Tock原則的誕生，源自英特爾希望在營銷層面建立起更加可靠可期的商業(yè)聲譽。在管理層看來，這樣的升級節(jié)奏似乎能夠一直持續(xù)下去，當(dāng)時很多人也不假思索地相信了這一點。但他們忘記了，芯片設(shè)計本身就是一項工程學(xué)的奇跡，而奇跡不可能總是穩(wěn)定延續(xù)。”
新的PAO原則開始把關(guān)注重點放在新的角度身上：保證英特爾及時推出具有競爭力的產(chǎn)品，并保證這些產(chǎn)品擁有財務(wù)可行性。從2016年開始，英特爾一直對自家制程技術(shù)進行迭代式改進（英特爾將其稱為節(jié)點內(nèi)改進），而不再強調(diào)邊界分明的節(jié)點間代際更替。這乍一看似乎非常合理，但最終結(jié)果似乎并不完美，也讓英特爾在市場競爭當(dāng)中逐漸陷入被動。
Brookwood提到，“Tick-Tock在過去十年中一直穩(wěn)定可靠，但轉(zhuǎn)折點出現(xiàn)在14納米時期，并在10納米階段徹底崩潰。在另一方面，臺積電則一直保持著每兩年一次換代的節(jié)奏。改進空間有限，但可預(yù)測性更強。誰會想到現(xiàn)在AMD已經(jīng)在產(chǎn)品線中全面引入了臺積電的7納米制程，而英特爾卻仍在主打14納米？”
英特爾的第一項14納米級制程被稱為14nm+技術(shù)，它的加持讓英特爾代號為Kaby Lake的CPU在主頻上較Skylake處理器提升了15%，且功耗保持不變。至于該擮的更高階版本（即14nm++）將柵極間距增加為84納米（大于初代14納米制程中的70納米間距），驅(qū)動電流提升約24%，使其功耗降低約50%。英特爾的14nm++制程技術(shù)被用于制造代號為Coffee Lake與Comet Lake的兩大處理器系列，專門面向高端游戲臺式機與筆記本電腦市場。展望未來，英特爾還將繼續(xù)迭代式改進其制程工藝，因此相信我們會逐步迎來10nm+/10nm++以及7nm+/7nm++等新技術(shù)。
與此同時，英特爾公司CEO則希望芯片巨頭能夠重新回歸每2到2.5年完成一次主要節(jié)點輪換的節(jié)奏，但目前還很難判斷這樣的雄心能否真正實現(xiàn)。
英特爾公司一位發(fā)言人指出，“我們的目標(biāo)是每年調(diào)整發(fā)展步調(diào)，借此支持我們的產(chǎn)品路線圖。我們將通過節(jié)點縮小與節(jié)點內(nèi)增強相結(jié)合的方式實現(xiàn)這項目標(biāo)，保證在性能、功率與芯片尺寸方面找到理想的改進平衡點。”
當(dāng)然，除了制程工藝的迭代開發(fā)之外，英特爾還需要解決其他一系列重大難題。以往，該公司的產(chǎn)品設(shè)計與制程工藝一直緊密掛鉤，意味著只能使用特定制程工藝來實現(xiàn)特定的芯片設(shè)計方案。但如今，英特爾已經(jīng)將產(chǎn)品設(shè)計與節(jié)約規(guī)劃剝離開來，并表示將為即將推出的下一代CPU或GPU提供最具可行性的設(shè)計方向。這種方式，其實更類似于純芯片設(shè)計廠商與代工合作伙伴之間的聯(lián)動，只是都在同一家企業(yè)內(nèi)進行，因此關(guān)系更為親密。為了確保英特爾的芯片工程師們擁有在特定節(jié)點內(nèi)實現(xiàn)設(shè)計生產(chǎn)的必要條件，英特爾方面去年聘請了GlobalFoundries公司前任CTO兼IBM公司前微電子業(yè)務(wù)負責(zé)人Gary Patton。Patton將主要負責(zé)監(jiān)督制程設(shè)計套件（PDK）、IP與工具開發(fā)工作。
英特爾：10納米并不是我們最好的節(jié)點
英特爾未來打算繼續(xù)以迭代方法改進其制程工藝。芯片巨頭目前表示計劃在2020年與2021年分別推出其10納米節(jié)點的兩個增強版本——10nm+與10nm++。根據(jù)Mark Bohr（英特爾前高級奏鳴曲、制程架構(gòu)與集成總監(jiān)）在2017年展示的演示文稿，英特爾的10nm+技術(shù)有望將晶體管性能增強至超越10納米水平，當(dāng)然其超頻潛力仍然不及14nm++——抱歉，很多游戲玩家可能要失望了。但需要強調(diào)的是，英特爾目前在10納米技術(shù)層面遇到的最大問題，在于片上缺陷密度。相信10nm+將主要從這方面入手，幫助芯片巨頭擺脫煩惱。
而在未來幾個季度中，英特爾還打算逐步使用其10nm++技術(shù)——這項技術(shù)有望顯著提高晶體管性能，幫助英特爾旗下的處理器家族更輕松地應(yīng)對各類高主頻需求類應(yīng)用。當(dāng)然，英特爾公司也承認其10納米節(jié)點家族在盈利能力方面，還無法與之前的22納米與14納米節(jié)點相提并論。英特爾首席財務(wù)官George Davis在今年早些時候曾表示：
“10納米并不是英特爾公司有史以來最好的節(jié)點。其生產(chǎn)率低于14納米，也低于22納米節(jié)點，但我們?nèi)詫δ壳叭〉玫倪M展感到興奮。我們預(yù)計，從2021年底開始，我們將正式邁入7納米時代并拿出更強大的性能表現(xiàn)。”
展望未來，英特爾將陸續(xù)推出7納米，甚至是7nm+/7nm++等制程技術(shù)。這些技術(shù)將高度依賴于極紫外線光刻（EUVL）技術(shù)，幫助英特爾解決由多圖案模式帶來的各類問題。但需要承認的是，迭代開發(fā)必然需要占用大量額外資源與更高的研發(fā)成本，而且隨著芯片制程工藝總體開發(fā)成本的飆升，我們真的很難預(yù)估這里所說的“額外成本”到底有多高。另外，英特爾CFO還提醒稱，各類制程工藝成本因素（包括研發(fā)、設(shè)備成本以及項目啟動成本等）之間的相互重疊，也會進一步壓低產(chǎn)品毛利率：
“我之前也說過，實際上10納米制程工藝達不到人們對于14納米或者7納米的表現(xiàn)預(yù)期。為了重新在制程領(lǐng)域奪回領(lǐng)導(dǎo)地位，我們必須得加快從10納米到7納米的換代速度，而后再考慮如何從7納米進一步推進至5納米。這一切都將在成本層面有所體現(xiàn)，特別是從2021年開始，業(yè)界各參與方都將迎來從10納米到7納米的投資額度交叉點。另外，我們也開始對5納米制程進行投資，這一切都將擠占英特爾芯片產(chǎn)品的毛利空間。”
英特爾還坦言，其10納米制程技術(shù)在財務(wù)表現(xiàn)方面確實不及已經(jīng)推出達七年之久的14納米節(jié)點。但10納米的命運并未最終決定，10nm+與10nm++等后續(xù)研發(fā)項目仍有望幫助這一代產(chǎn)品家族煥發(fā)生機。
一位熟悉半導(dǎo)體生產(chǎn)內(nèi)情的消息人士表示，“周期在一到兩年之間的制程節(jié)點往往利潤最可觀，因為其產(chǎn)量往往更高，而且足以攤薄晶圓代工廠中的制造設(shè)備成本。”
英特爾的10納米節(jié)點將于2021年下半年實現(xiàn)批量投產(chǎn)，屆時英特爾7納米芯片的產(chǎn)量也將逐步增加。兩代芯片之間將共享一部分10納米時代的制造設(shè)備，但7納米處理器家族到底能不能帶來良好的財務(wù)收益，恐怕在很大程度上取決于10納米世代的市場表現(xiàn)。
本文章選自《AI啟示錄》雜志，閱讀更多雜志內(nèi)容，請掃描下方二維碼
